用flip-flop和logic-gate设计一个1位加法器，输入carryin和current-stage，输出carryout和next-stage？ - 分享质量人的知识和经验

登录

2: 关注

2570: 浏览

用flip-flop和logic-gate设计一个1位加法器，输入carryin和current-stage，输出carryout和next-stage？

电子电气

好问题 0 评论收藏举报

您还未登录!暂时最多只可查看 1 条回答

去登录! 还没有账号?去注册

1 回答

LX3345680188 二阶会员用户来自于: 广东省东莞市
2021-12-28 22:28

carryout=carryin*current-stage；与门

next-stage=carryin’*current-stage+carryin*current-stage’;与门，非门，或门（或者异或门）

module(clk,current-stage,carryin,next-stage,carryout);

inputclk, current-stage,carryin;

outputnext-stage,carryout;

always@(posedgeclk)

carryout<=carryin¤t-stage;

nextstage<=

赞同 0 0评论

关于作者

: 打豆豆 二阶会员
这家伙很懒，还没有设置简介

99: 回答

93: 文章

995: 问题

问题动态

发布时间: 2021-12-28 22:27

更新时间: 2021-12-28 22:28

关注人数: 2 人关注

相关问题

B级区缓冲间如何设计？: 1256 浏览 1 关注 1 回答 0 评论

抽样检验方案的设计依据是什么？: 5194 浏览 2 关注 1 回答 0 评论

举例说明数字化设计的含义？: 2038 浏览 2 关注 1 回答 0 评论

一个产品是否允许有两个原材料供应商？: 2092 浏览 3 关注 1 回答 0 评论

医疗器械临床试验设计是否可以采用单组目标值设计？: 298 浏览 1 关注 1 回答 0 评论

临床试验设计的4项原则?: 1920 浏览 2 关注 1 回答 0 评论

有关医疗器械设计的输入是否必须明确？: 2937 浏览 2 关注 1 回答 0 评论

请问一个注册证下，不同规格型号的产品，BOM可以编制一份吗？: 3379 浏览 2 关注 1 回答 0 评论

一个 OOS 调查几个月时间，那这个点的稳定性数据怎么体现？再如果 OOS 调查还没结束，下个时间点已经到了呢？: 4417 浏览 2 关注 1 回答 0 评论

血液透析器产品的清除率试验条件应如何设计？: 2165 浏览 2 关注 1 回答 0 评论

推荐内容

问变压器绝缘损坏该如何处理？: 1088 浏览 1 关注 1 回答 0 评论

问 QC080000:2017转版时间安排: 5588 浏览 2 关注 1 回答 0 评论

问系统最高速度计算（最快时钟频率）和流水线设计思想？: 1804 浏览 2 关注 1 回答 0 评论

问电源输入频率描述为50-60Hz与50/60Hz有什么区别?: 4829 浏览 4 关注 3 回答 0 评论

问对于多位的异步信号如何进行同步？: 3141 浏览 2 关注 1 回答 0 评论

问查找表的原理与结构？: 1740 浏览 2 关注 1 回答 0 评论

问什么是时钟抖动？: 1804 浏览 2 关注 1 回答 0 评论

问 HDL语言的层次概念？: 2044 浏览 2 关注 1 回答 0 评论

问什么是"线与"逻辑,要实现它,在硬件特性上有什么具体要求?: 2582 浏览 2 关注 1 回答 0 评论

问 IC设计前端到后端的流程和EDA工具？: 1958 浏览 2 关注 1 回答 0 评论

技术支持 WeCenter © 2024 粤ICP备2023143277号-1