2
关注
2586
浏览

用flip-flop和logic-gate设计一个1位加法器,输入carryin和current-stage,输出carryout和next-stage?

您还未登录!暂时最多只可查看 1 条回答

登录! 还没有账号?去注册

LX3345680188 二阶会员 用户来自于: 广东省东莞市
2021-12-28 22:28

carryout=carryin*current-stage;与门


next-stage=carryin’*current-stage+carryin*current-stage’;与门,非门,或门(或者异或门)


module(clk,current-stage,carryin,next-stage,carryout);


inputclk, current-stage,carryin;


outputnext-stage,carryout;


always@(posedgeclk)


carryout<=carryin¤t-stage;


nextstage<=


关于作者

问题动态

发布时间
2021-12-28 22:27
更新时间
2021-12-28 22:28
关注人数
2 人关注

相关问题

动态数据VS静态数据。一个小的过滤设施(压力测量/流量测量/温度)有一个就地SCADA系统,这算是静态数据吗?
在生物等效性试验设计时,在同一个生物等效性试验方案中,空腹与餐后使用的参比制剂或受试制剂,能否不是同一批号的样品?
原料药用设定的包装包好后,为取样方便,将同一个时间点的样品放到纸板桶中进行稳定性考察,这个纸板桶允许使用吗?
请问净化区跨楼层设计是否可行?
临床试验设计的基本要素有哪些?
设计多项标志物联合检测产品需要考虑的问题有哪些?如何确定多项联检试剂的不同组合形式是否可以作为同一注册单元?
新设计的产品必需建立产品开发设计档案DHF(Design History File), 那么DHF里面应该要包含什么样的内容呢?
在确定一个药品稳定性测试方法是否具有稳定性指示性时,CGMP是否要求都对药品都进行强降解试验?
医疗器械设计开发策划的流程是什么
定期风险评价中3.2.2条款,产品批准上市时提出的有关要求,特别是与风险控制有关的要求。是产品设计过程的失效模式分析吗?

推荐内容

电源输入频率描述为50-60Hz与50/60Hz有什么区别?
FPGA设计中如何实现同步时序电路的延时?
查找表的原理与结构?
FPGA中可以综合实现为RAM/ROM/CAM的三种资源及其注意事项?
对于多位的异步信号如何进行同步?
锁存器(latch)和触发器(flip-flop)区别?
什么是"线与"逻辑,要实现它,在硬件特性上有什么具体要求?
Xilinx中与全局时钟资源和DLL相关的硬件原语?
IC设计前端到后端的流程和EDA工具?
FPGA芯片内有哪两种存储器资源?