2
关注
2587
浏览

用flip-flop和logic-gate设计一个1位加法器,输入carryin和current-stage,输出carryout和next-stage?

您还未登录!暂时最多只可查看 1 条回答

登录! 还没有账号?去注册

LX3345680188 二阶会员 用户来自于: 广东省东莞市
2021-12-28 22:28

carryout=carryin*current-stage;与门


next-stage=carryin’*current-stage+carryin*current-stage’;与门,非门,或门(或者异或门)


module(clk,current-stage,carryin,next-stage,carryout);


inputclk, current-stage,carryin;


outputnext-stage,carryout;


always@(posedgeclk)


carryout<=carryin¤t-stage;


nextstage<=


关于作者

问题动态

发布时间
2021-12-28 22:27
更新时间
2021-12-28 22:28
关注人数
2 人关注

相关问题

经导管三尖瓣夹与同企业经导管二尖瓣夹在设计、材料组成、生产工艺等方面相同,经导管三尖瓣夹是否可以引用经导管二尖瓣夹产品研究资料?
一个单独的受限制的登陆足够成为一个电子签名吗?
在硬件不变的情况变更的前提下,在系统内部加一个另外的新产品的程序,这种情况下应该如何执行验证?
颅内药物涂层球囊扩张导管临床试验时是否可以选择单组目标值设计?
我已经定好供应商了,并且已经开始设计建造了。因为要通过FDA,是否需要后补做供应商审计? 有意义吗?
生化培养箱做验证的时候为了方便放置无线探头,在最上层放置了一个隔板(不影响气流),平时实验的时候这个隔板是不放置的,保证培养的皿全部放置在验证确认的空间内使用可以吗?
一个QA如何可以用数据分析帮助企业?
有源医疗器械设计应该考虑哪些内容?
IC设计过程中将寄生效应的怎样反馈影响设计师的设计方案?
重新研究缓释制剂,从处方工艺设计、辅料选择、制备工艺都发生较大改变,不是在原处方工艺基础上的完善。对于这一补充申请,是否还需说明处方工艺变更的合理性?

推荐内容

什么是"线与"逻辑,要实现它,在硬件特性上有什么具体要求?
FPGA和CPLD的区别?
什么是同步逻辑和异步逻辑?
同步电路和异步电路的区别?
HDL语言的层次概念?
查找表的原理与结构?
什么是竞争与冒险现象?怎样判断?如何消除?
IC设计过程中将寄生效应的怎样反馈影响设计师的设计方案?
FPGA设计中如何实现同步时序电路的延时?
时序约束的概念和基本策略?